분류 전체보기111 Scanning Electron Microscope (SEM, 주사현미경) 파트 3 SEM과 EBL(Electron Beam Lithography)은 전자빔을 사용한다는 점에서 하드웨어적으로 매우 유사하다. 실제로 EBL 장비는 SEM을 기반으로 패터닝 기능을 추가한 것으로 볼 수 있으며, 일부 연구 환경에서는 SEM에 패턴 제어 소프트웨어를 추가해 EBL로 사용하기도 한다. 그러나 두 장비의 목적과 동작 방식은 근본적으로 다르다.1. 목적의 차이 SEMEBL목적시료 표면을 관찰/계측레지스트에 패턴을 묘화(writing)시료완성된 구조물레지스트가 코팅된 기판빔의 역할신호 발생 → 이미지 형성레지스트 노광 → 패턴 정의출력물이미지/계측값노광된 레지스트 패턴SEM은 전자빔으로 시료에서 신호(SE, BSE 등)를 뽑아내는 것이 목적이다. 시료 자체를 변형시키지 않는 것이 원칙이다. 반면 EB.. 2026. 7. 3. Scanning Electron Microscope (SEM, 주사현미경) 파트 2 1. 왜 반도체 공정에 SEM이 필수인가반도체 제조는 수백 개의 공정 단계가 순서대로 진행되는 복잡한 과정이다. 각 단계에서 발생하는 결함이나 치수 오차는 다음 단계로 누적되어 최종 수율(yield)에 직결된다. 문제는 이 결함들이 nm 스케일에서 발생한다는 점이다. 육안은 물론 광학 현미경으로도 볼 수 없는 수준이다. SEM은 이 간극을 메우는 핵심 도구다. 반도체 공정에서 SEM은 크게 두 가지 역할로 나뉜다.Critical Dimension SEM (CD-SEM): 패턴의 치수를 정밀하게 측정Review SEM: 검출된 결함의 실체를 확인하고 분류이 두 역할은 목적, 최적화 방향, 장비 스펙이 모두 다르다.1.1. CD-SEMCD(Critical Dimension)는 회로 패턴에서 성능을 결정하는 .. 2026. 7. 3. Scanning Electron Microscope (SEM, 주사현미경) 파트 1 1. Introduction일반적인 광학 현미경(Optical Microscope, OM)은 가시광선을 이용한다. 가시광선의 파장은 약 400~700nm인데, 빛의 회절 한계(Abbe's diffraction limit)에 의해 광학 현미경의 분해능은 사용하는 빛의 파장의 절반 수준이 최대다. 즉 가시광선으로는 아무리 잘 만든 현미경을 써도 200~350nm 이하의 구조를 구분해서 볼 수가 없다.해답은 전자(electron)에 있다. 드브로이(de Broglie) 물질파 이론에 따르면, 모든 입자는 파동 성질을 가지며 그 파장은 $\lambda = \cfrac{h}{p} = \cfrac{h}{mv}$로 표현된다. 전자를 고전압으로 가속하면 운동량이 매우 커지고, 따라서 드브로이 파장이 극도로 짧아진다. .. 2026. 7. 3. IBM 0.7 nm NanoStack 1. IntroductionCMOS logic device architecture는 planar FET → FinFET → nanosheet GAA 순으로 진화해왔다. 이 변화의 핵심 동력은 power-performance-area(PPA) 개선이었다. contacted-poly pitch(CPP)가 공정 한계에 도달한 이후에는 cell height(CH) 축소가 standard cell 면적 감소의 주된 수단이 됐다. 그런데 CH가 sub-100nm 영역에 진입하면 nanosheet는 한계에 부딪힌다. 좁아진 cell 안에서 effective channel width(Weff)를 확보하는 것이 점점 어려워지기 때문이다. 이 지점이 N/P-type FET을 수직으로 쌓는 stacked FET 구조로의 전.. 2026. 6. 26. MBCFET (GAA) 보호되어 있는 글 입니다. 2026. 6. 22. 리소그래피와 푸리에 변환 1. 반도체 노광 공정의 핵심: 푸리에 변환과 회절의 원리 렌즈는 단순히 대상을 확대하거나 축소하는 장치가 아니라, 파동을 재정렬하고 정보를 분해 및 재조립하는 역할을 한다. 즉, 리소그래피 공정에서 렌즈는 거대한 계산기처럼 작동한다. 이러한 렌즈의 역할을 이해하기 위해서는 빛의 파동성과 회절 현상을 먼저 이해해야 한다. 회절은 빛이 좁은 틈을 만났을 때 직진하지 못하고 옆으로 퍼져나가는 현상이다. 이는 빛이 파동이기 때문에 발생하는 간섭 현상과 깊은 관련이 있다. 틈이 작을수록 빛은 더 넓게 퍼져나가며, 이는 미세한 패턴을 만들수록 회절 현상에 더 의존하게 됨을 의미한다. 반도체 마스크는 빛의 입장에서 보면 무수히 많은 틈새들의 집합체이며, 이 틈새에서 회절파가 생성된다. 마스크의 모든 선과 공간, 구.. 2026. 6. 16. Dry Photoresist: 스핀 코팅에서 분자 단위 증착으로의 패러다임 전환 EUV 리소그래피가 마주한 핵심 이슈는 결국 하나로 모인다. 스토캐스틱(stochastic) 효과다. 노광되는 영역의 크기(CD, critical dimension)가 작아질수록, 그 영역에 도달하는 광자의 수와 포토레지스트 분자의 수도 함께 줄어든다. 샘플의 크기가 작아질수록 그 안의 무작위적 변동(분산)은 상대적으로 더 크게 느껴진다. 관련 연구에서는 결함 확률이 패턴 크기와 도즈량(dose-to-size)에 대해 지수적으로 증가한다는 점이 모델로 재현되고 있다. 이 스토캐스틱 효과는 두 가지 원인에서 비롯된다. 빛 자체가 광자 단위로 도달하면서 생기는 광자 밀도의 불균일(shot noise), 그리고 포토레지스트를 구성하는 화학 물질 자체의 분자 단위 불균일이다. 실제로 EUV는 광자 수 자체가 적.. 2026. 6. 15. 반도체 스케일링의 벽 4: RC Delay 지난 글들에서 전력, 발열, 정전 제어력을 다뤘다. 이번 주제는 기생 성분 증가(Parasitic R/C)다. 트랜지스터 자체의 성능이 좋아져도, 그 트랜지스터를 외부와 연결하는 컨택과 배선의 저항(R), 커패시턴스(C)가 비례해서 줄지 않으면, 회로의 실제 속도는 트랜지스터의 이론적 성능만큼 따라가지 못한다. 디지털 회로의 지연시간은 본질적으로 RC 시간상수에 의해 결정되는데, 트랜지스터는 작아지는데 이 R과 C가 줄지 않거나 오히려 늘어나면, 결국 칩 전체의 속도는 트랜지스터 하나의 속도가 아니라 이 기생 성분에 의해 결정된다."단위 자원당 연산 밀도"라는 대전제로 돌아가 생각해보면, 이 문제의 본질이 더 명확해진다. 트랜지스터의 게이트 길이를 줄여서 본질적인 스위칭 속도(intrinsic delay.. 2026. 6. 15. 반도체 스케일링의 벽: 1. 전력 전력 문제는 크게 두 갈래로 나뉜다. 트랜지스터가 꺼져 있을 때도 새어나가는 누설전류(leakage current), 그리고 트랜지스터가 스위칭할 때 소비되는 동적전력(dynamic power)이다. 이 둘은 발생 메커니즘이 완전히 다르고, 해법도 다르다. 하나씩 짚어본다.1. 누설전류: 꺼져 있어도 흐르는 전류트랜지스터를 "끈다"는 것은 게이트 전압을 0으로 만든다는 뜻이지만, 실제로는 이 상태에서도 여러 경로를 통해 전류가 흐른다. 칩 전체로 보면, 동작하지 않는 시간 동안에도 계속 소비되는 이 전류가 배터리 수명과 데이터센터 idle power를 좌우한다.1.1. Subthreshold Leakage가장 근본적인 누설은 subthreshold leakage다. 트랜지스터의 on/off 전환은 디지털.. 2026. 6. 14. 이전 1 2 3 4 ··· 13 다음
