DRAM이 세대를 거듭할수록, 셀 면적은 줄어들고 capacitor는 더 작은 공간에 더 많은 전하를 저장해야 한다. 기존에는 이 문제를 공정 기술로 해결할 수 있었다. 하지만 공정이 초미세화의 한계에 다다르면서 새로운 물질을 이용하여 이를 해결하고자 하는 노력이 증가하고 있다.
그 중심에 있는 것이 바로 high-k 유전체다. 차세대 DRAM capacitor용 소재가 되려면 세 가지 조건을 동시에 만족해야 한다:
- Higher-k: 작은 면적에서도 충분한 정전용량 확보
- Low leakage current: 데이터 retention을 위한 낮은 누설 전류
- Thin film (<<10 nm): 집적도를 높이기 위한 초박막화
이 세 조건은 서로 충돌하는 경우가 많아, 단순히 좋은 소재를 찾는 문제가 아니라 trade-off를 어떻게 설계하느냐의 문제가 된다. 이 글에서는 그 도전과 현재 유망한 후보 소재들을 살펴본다.
- For Flash, CaB4O7, AlLiO2, Sr3(PO4)2, Na2SO4, AlO(OH)
- For CPU, t-ZrO2, t-HfO2, NaIO, h-Ta2O5
- For DRAM, NbOCl2, NbOCL3, K2W2O7, r-TiO2, SrTiO3
이 중에서, TiOx에 대해 자세히 보고자 한다.
TiOx는 유망한 high-k 물질 중 하나로, 현재 양산에 사용되고 있는 ZrO2(k ≈ 25), HfO2(k ≈ 20)보다 압도적으로 높은 값(rutile TiO2의 경우 k ≈ 170)을 가진다. 즉, 같은 두께를 증착하여도 압도적으로 높은 capacitance를 확보할 수 있는 장점이 있다.
TiO2의 결정 구조(polymorph)는 크게 두가지로 나뉜다.
| 결정 구조 | Description |
| Anatase | metastable k ~ 40 (bulk) 낮은 온도에서 ALD/CVD로 증착 시 주로 형성 고온 처리하면 rutile로 상전이 |
| Rutile | stable k ~ 80~170 (bulk, 방향에 따라 다름) |
Rutile 결정 구조에서 k값이 훨씬 높기에 더 매력적이지만, 문제는 rutile로의 상전이가 600°C 이상에서 일어난다는 것이다. DRAM 후공정 thermal budget은 그보다 훨씬 낮아서, rutile phase를 안정적으로 얻기가 어렵다. 그렇기에 도핑이나 underlayer를 조절하여 저온에서 rutile을 유도하는 연구들이 많이 진행되고 있다.
또한 bandgap이 ~3.0 eV로 HfO2 (~5.7 eV)보다 낮기에, 이 점 역시 도핑을 통한 누설전류 저감을 연구하고 있다.
댓글